英雄联盟S10外围菠菜

【英雄联盟菠菜网】图1.带上下变频级的典型接收器模拟信号链将DDC功能构建至RFADC中之后不必须额外的仿真下变频级,并容许RF频率域中的频谱必要向下变频至基带展开处置。RFADC处置GHz频率域中频谱的能力限制了仿真域中展开多次下变频的拒绝。DDC的这种功能使频谱以求保有,同时容许通过提取滤波展开过滤器,这样还能获取提高带上内动态范围(减少SNR)的优势。

有关该话题的更加详尽辩论可参看:祖父时代的ADC已是回忆,以及千兆取样ADC保证必要RF变频.这些文章更进一步辩论了AD9680和AD9625,以及它们的DDC功能。图2.用于RFADC(构建DDC)的接收器信号链本文主要注目AD9680(以及AD9690,AD9691和AD9684)中的DDC功能。为了解读DDC功能,并理解当ADC中构建了DDC时如何分析输入频谱,我们将以AD9680-500为事例。

ADI网站上的折折频工具将作为辅助工具用于。这款用于非常简单但功能强大的工具能用来协助解读ADC的混叠效应,这是分析构建了DDC的RFADC(比如AD9680)中输入频谱的第一步。本例中,AD9680-500工作时的输出时钟为368.64MHz,仿真输出频率为270MHz。

首先,解读AD9680中数字处置模块的设置很最重要。AD9680将划为用于数字下变频器(DDC),其输出为实数,输入为复数,数控振荡器(NCO)回声频率划为98MHz,半带滤波器1(HB1)使能,6dB增益使能。

由于输入是复数,因此复数并转实数模块停止使用。DDC的基本原理图如下右图。

以下内容对于理解如何处置输出信号音很最重要:信号首先通过NCO,使输出信号音的频率位移,然后通过提取模块,并可选择性通过增益模块,之后再行选择性通过复数并转实数模块。图3.AD9680中的DDC信号处理模块从宏观上做到信号流到AD9680也很最重要。信号转入仿真输出,通过ADC内核,转入DDC,通过JESD204B串行器,然后通过JESD204B串行输入地下通道输入。

可以参看图4中的AD9680功能框图。图4.AD9680功能框图输出取样时钟为368.64MHz,仿真输出频率为270MHz,因此输出信号将混叠转入坐落于98.64MHz处的第一奈奎斯特区。输出频率的二次谐波将混叠转入171.36MHz处的第一奈奎斯特区,而三次谐波混叠至72.72MHz。这可以从图5中折频工具曲线显现出。

图5.折频工具中的ADC输入频谱图5中表明的折频工具曲线得出了信号通过AD9680中的DDC之前,坐落于ADC内核输入端的信号状态。信号通过AD9680中的第一个处置模块是NCO,它不会将频谱在频域中向左位移98MHz(忘记回声频率是98MHz)。这不会将仿真输出从98.64MHz松动至0.64MHz,二次谐波将松动至73.36MHz,而三次谐波将松动至–25.28MHz(忘记我们仔细观察的是复数输入)。

这可以从VisualAnalog的FFT曲线中显现出,如下文图6右图。图6.经过DDC后的FFT复数输入(NCO=98MHz,2倍提取)从图6中的FFT曲线中可以确切地看见NCO如何位移我们在折频工具中仔细观察到的频率。

有意思的是,我们可以在FFT中看见一个予以传达的信号音。然而,这个信号音知道没经过传达吗?NCO并不位移所有频率。本例中,它将98MHz的基频输出信号音混叠向上位移至0.64MHz,并将二次谐波位移至73.36MHz,将三次谐波位移至–25.28MHz。

此外,还有另一个信号音也再次发生了位移,并经常出现在86.32MHz。这个信号音的来源是哪里?它否由于DDC或ADC的信号处理而产生的?答案是:对,也不对。让我们更为精细地看一下这个场景。

折频工具不包括ADC的直流紊乱。该直流紊乱造成直流(或0Hz)处不存在信号音。折频工具假设ADC是理想器件,无直流紊乱。在AD9680的实际输入中,0Hz处的直流紊乱信号音向上位移至–98MHz。

由于复数混频和提取,直流紊乱信号音行至实数频域中的第一奈奎斯特区。对于信号音位移转入第二奈奎斯特区的复数输出信号而言,它将不会绕回至实数频域中的第一奈奎斯特区。由于使能了提取,并且提取亲率相等2,我们的提取奈奎斯特区宽度为92.16MHz(回想一下:fs=368.64MHz,提取取样速率为184.32MHz,奈奎斯特区为92.16MHz)。

直流紊乱信号音位移至–98MHz,为92.16MHz奈奎斯特区边界以外5.84MHz。当该信号音绕回至第一奈奎斯特区时,它的紊乱和实数频域中的奈奎斯特区边界完全相同,即92.16MHz–5.84MHz=86.32MHz。这正是我们在上文FFT曲线中看见的信号音!因此,技术上而言,ADC产生信号(因为它是直流紊乱),而DDC稍微移动它。

这时候就必须展开较好的频率规划。必要的频率规划有助防止此类情形。现在,我们辩论了一个用于NCO和HB1滤波器的示例,其提取亲率相等2;让我们在这个示例中再行重新加入一点东西。现在,我们将减少DDC提取亲率,以便仔细观察频率拉链效应以及使用较高提取亲率和NCO频率回声时的切换情况。

本例中,我们仔细观察使用491.52MHz输出时钟和150.1MHz仿真输出频率的AD9680-500工作情况。AD9680将划为用于数字下变频器(DDC),并使用实数输出、复数输入、NCO回声频率为155MHz、半带滤波器1(HB1)和半带滤波器2(HB2)使能(总提取亲率相等4)、6dB增益使能。由于输入是复数,因此复数并转实数模块停止使用。

总结图3中的DDC基本原理图,该图回应信号流到DDC。某种程度,信号首先通过NCO,位移输出信号音的频率,然后通过提取、增益模块,以及在本例中旁路复数并转实数模块。我们将再度用于折频工具来协助解读ADC的混叠效应,以便评估仿真输出频率人与自然波在频域中的方位。

本例中,我们有个实数信号,取样速率为491.52MSPS,提取亲率划为4,输入复数。在ADC的输入末端,使用折频工具表明的信号如图7右图。

图7.折频工具中的ADC输入频谱输出取样时钟为491.52MHz,仿真输出频率为150.1MHz,因此输出信号将残余在第一奈奎斯特区。坐落于300.2MHz的输出频率二次谐波将混叠转入191.32MHz处的第一奈奎斯特区,而450.3MHz处的三次谐波混叠转入41.22MHz处的第一奈奎斯特区。

这是信号通过DDC之前ADC输入末端上的信号状态。现在,让我们看一下信号如何通过DDC内部的数字处置模块。

我们将查阅转入每一级的信号,并仔细观察NCO如何位移信号,而提取过程随后又是如何拉链信号的。我们将维持曲线的输出取样速率(491.52MSPS),fs项与此取样速率有关。让我们仔细观察一般过程,如图8右图。NCO将向左位移输出信号。

一旦复数(胜频率)域中的信号位移多达–fs/2,就不会行至第一奈奎斯特区。接下来,信号通过第一提取滤波器HB1,提取率为2。在图中表明了提取过程,但没表明滤波器号召,虽然这两个操作者是同时再次发生的。

这是为了非常简单起见。已完成第一次2倍提取之后,fs/4至fs/2的频谱切换为–fs/4至DC的频率。类似于地,–fs/2至–fs/4的频谱切换为DC至fs/4的频率。

信号现在通过第二提取滤波器HB2,它也是2倍提取(总提取现在相等4)。fs/8至fs/4的频谱将切换为–fs/8至DC的频率。类似于地,–fs/4至–fs/8的频谱将切换为DC至fs/8的频率。虽然图中表明了提取,但没表明提取滤波操作者。

图8.提取滤波器对ADC输入频谱的影响—一般示例忘记上一个示例中,我们辩论了491.52MSPS输出取样速率以及150.1MHz输出频率。NCO频率为155MHz,提取亲率相等4(由于NCO分辨率,实际NCO频率为154.94MHz)。

本文来源:英雄联盟S10外围菠菜-www.camnikkel.com

相关文章